

메모리 효과를 최소화한 기지국 전력 증폭기 개발

문정환, 홍성철, 김장현, 차정현, 우영윤, 김일두, 김범만

포항공과대학교 전자 전기 공학과

Tel) 054-279-5584 / Fax) 054-279-8115

Base Station Power Amplifier with Minimized Memory Effect

Junghwan Moon, Sungchul Hong, Jangheon Kim, Jeonghyeon Cha, Youngyun Woo, Ildu Kim,
and Bumman Kim

Department of Electronic and Electrical Engineering Pohang University of Science and Technology

E-mail: jhmoon@postech.ac.kr

Abstract

본 논문에서는 기지국 전력 증폭기의 광 대역화에 문제가 되는 메모리 효과를 줄이는 방법과 그에 따른 전력 손실을 최소화하는 회로 설계 방법을 제시하였다. 소자의 gate와 drain terminal에 용량이 큰 탄탈륨 캐패시터를 사용하여 광 대역 저주파 2차 하모닉 신호를 감소 시킴으로써 메모리 효과를 최소화시켰다. 이 때, 탄탈륨 캐패시터의 기본주파수 대역에서 낮은 임피던스로 인해 회로의 전력 손실이 증가하는데 이 문제점을 방지하기 위해서 탄탈륨 캐패시터와 pF 크기의 캐패시터로 구성된 병렬 공진회로를 사용하여 기본 주파수에서의 임피던스를 증가시켜 전력 손실 문제점을 해결하였다. 일반적인 class AB 증폭기는 2톤 신호를 인가했을 때 20 MHz 톤 간격까지 IMD3의 좌우 비대칭 정도가 최대 22 dB까지 차이를 보였지만 본 논문에서 제안하는 class AB 증폭기는 최대 1.86 dB의 차이를 보여, 메모리 효과가 크게 줄어든 것을 확인할 수 있었다. 또한 본래의 전력 증폭기가 갖는 최대 출력 전력을 복원할 수 있었다.

I. 서론

차세대 이동통신 시스템은 사용자에게 다양하고 고급화된 서비스(high-quality voice, high-definition video, high-data-rate wireless channel 등)를 제공하고자 한다. 이러한 서비스를 제공하기 위해서는 많은 양의 데이터를 동시에 전송해야 하므로 신호의 대역폭(Bandwidth)이 넓어지게 된다. 그러므로 차세대 이동통신 시스템의 기지국 전력 증폭기는 넓은 대역폭을 갖는 신호를 왜곡 없이 증폭시켜야 할 필요성이 있다. 하지만 대역폭이 넓은

신호는 기지국 전력 증폭기에 많은 메모리 효과를 발생시킨다 [1]. 메모리 효과란 시간적으로 과거의 비선형성으로 발생된 신호가 현재의 비선형성에 영향을 줌으로써 본래의 비선형 성분의 크기나 위상을 변화시키는 현상을 의미한다. 메모리 효과는 선형화 기술 중 아날로그 또는 디지털 전치 왜곡 선형화기의 선형성 개선 정도를 줄이며, 기지국 전력 증폭기의 고 선형화를 제한하는 요소이다 [1], [3]. 그러므로 메모리 효과는 기지국 전력 증폭기의 광 대역화 및 고 선형화에 중요한 설계 변수이다.

메모리 효과를 간단하게 측정하는 방법은 전력 증폭기에 2톤 신호를 인가하여 출력 spectrum을 측정하는 것이다. 이 때, 각 톤 간격마다 출력되는 IMD 특성이 일정하다면 메모리 효과 없이 대역폭이 넓은 신호에 대해서 적절히 동작한다고 볼 수 있다 [1]-[5].

본 논문에서는 소자의 gate와 drain terminal에 용량이 매우 큰 탄탈륨 캐패시터(tantalum capacitor)를 이용하여 저주파 2차 하모닉(f_2-f_1)의 임피던스를 광 대역에서 단락(broadband short)으로 만들어 기지국 전력 증폭기의 광 대역화의 제한 요소인 메모리 효과를 감소 시켰다 [1]. 그러나 탄탈륨 캐패시터의 기생 인덕턴스에 의해서 기본 주파수 대역(fundamental frequency band)에서는 단락은 되지 않으나 작은 임피던스를 가짐으로써 전력 손실이 증가하게 된다. 따라서 이 손실을 최소화하기 위해서 수 pF의 캐패시터를 이용하여 병렬 공진시켜 임피던스를 증가시킴으로써 전력 손실을 최소화하였다. 메모리 효과와 전력 손실 감소를 검증하기 위해 Freescale LDMOSFET MRF7S21170을 이용하여 중심주파수 2.14 GHz대역에서 전력 증폭기를 제작하였으며, 1 tone신호와 2 tone신호를 이용하여 실험하였다. 제안된 기지국용 전력 증폭기는 톤 간격 20 MHz까지 IMD3의 좌우 비대칭

정도가 최대 1.86 dB까지 차이가 나는 것을 확인할 수 있었고, 탄탈륨 캐패시터만 이용하는 전력 증폭기에 비해 약 0.6 dB 높은 출력 전력을 확인하였다.

II. 메모리 효과

메모리 효과 발생에 주된 원인은 전력 증폭기의 비선형성에 의해 생기는 저주파 2차 하모닉과 고주파 2차 하모닉($2f_0$) 성분이다. 증폭기 출력 단의 저주파 2차 하모닉과 고주파 2차 하모닉 임피던스는 전압 성분을 생성하고, 이 전압 성분이 바이어스 라인에 의해 반사되어 증폭기로 재 입력됨으로써 현재의 입력 신호와 2차 상호 작용을 통하여 메모리 효과를 발생시킨다 [1]-[4]. 따라서 메모리 효과 발생을 줄이기 위해서는 위의 두 임피던스를 제거해야 한다. 이 중 고주파 2차 하모닉 임피던스는 기존의 $\lambda/4$ 바이어스 라인 뒤에 작은 캐패시터를 이용하여 단락을 만들어 줌으로써 광대역 단락 임피던스를 만들 수 있어 저주파 2차 하모닉 임피던스에 비해 상대적으로 다루기가 쉽다 [1].





그림 1. 메모리 효과를 최소화 시키는 회로 구성방식

기존의 전력 증폭기에서는 저주파 2차 하모닉 임피던스를 줄이기 위해 $\lambda/4$ 바이어스 라인 뒤 혹은 중간에 탄탈륨 캐패시터를 사용하였다 [4], [5]. 하지만 $\lambda/4$ 바이어스 라인을 통해 임피던스가 분산되는 정도가 고주파 2차 하모닉에 비해 상대적으로 크기 때문에 광대역의 저주파 2차 하모닉 단락 임피던스를 만들기가 어렵다. 따라서 저주파 2차 하모닉 임피던스를 광대역 단락으로 만들기 위해서는 그림 1과 같이 $\lambda/4$ 바이어스 라인 앞측, 소자의 gate와 drain terminal에 용량이 매우 큰 탄탈륨 캐패시터를 이용하여 출력 정합 회로를 구성해야 한다. 소자의 패키지의 기생 인덕턴스와 탄탈륨 캐패시터는 LC 직렬 회로를 구성해서, 저주파 2차 하모닉에서는 패키지의 기생 인덕턴스가 단락이 되고 또한 탄탈륨 캐패시터의 낮은 Q 값으로 인해 광대역 단락을 만들 수 있어 메모리 효과를 줄일 수 있다 [1]. 그러나 기본


주파수 대역에서는 LC 직렬 회로의 임피던스가 비교적 작아서 최대 출력 전력을 내기 위한 정합 임피던스를 변화시켜 전력 손실을 일으킨다. 따라서 출력 전력 손실을 막기 위해 LC 직렬 회로의 임피던스를 증가시킬 방법이 필요하다.

III. 전력 손실 최소화

이상적으로 전력 증폭기의 메모리 효과를 최소화 하고 그에 따르는 전력 손실을 줄이려면 메모리 효과 최소화 회로의 임피던스는 저주파 2차 하모닉에서 소자 패키지의 기생 인덕턴스와 LC 직렬 회로를 구성하여 광대역 단락이 되어야 하고, 기본 주파수 대역에서 큰 임피던스를 가지고 기존 정합 임피던스에 영향을 주지 않아야 한다.



(a)



(b)

그림 2. 메모리 효과 최소화 회로의 임피던스 (a) 탄탈륨 캐패시터 (b) 탄탈륨 캐패시터 와 pF 크기의 캐패시터를 이용한 공진 회로

그림 2(a)는 메모리 효과 최소화 회로의 저주파 2차 하모닉과 기본 주파수 대역에서의 임피던스를 측정하는 것이다. 저주파 2차 하모닉의 임피던스는 0.15Ω 로 단락에 가까웠고, 기본 주파수 대역은 15.8Ω 로 작은 임피던스를 갖고 있었다. 기본 주파수 대역의 작은 임피던스는 병렬로 달린 최대 출력 전력을 내기 위한 정합 회로의 임피던스에 영향을 끼쳐 출력 전력의 손실을 초래한다. 그러므로 탄탈륨 캐패시터의 기본 주파수 대역의 임피던스를 증가시킬 필요가 있다. 그림 2(b)는 논문에서 제안하는 메모리 효과 및 전력 손실 최소화 회로 구성 방식 즉, 탄탈륨 캐패시터와 pF 크기의 캐패시터를 병렬로 구성하여 측정된 임피던스를 나타내고 있다. 탄탈륨 캐패시터가 기본 주파수 대역에서는 기생 인덕턴스 성분이 지배적이어서 인덕터와 같은 역할을 하기 때문에 pF 크기의 캐패시터를 병렬로 연결하여 병렬 공진회로를 구성하여 임피던스 크기를 증가시킬 수 있다. 따라서 기본 주파수 대역에서는 탄탈륨 캐패시터만 사용한 경우보다 약 5배 정도 커진 82.4Ω 의 임피던스를 갖는다. 반면에 저주파 2차 하모닉에서는 탄탈륨 캐패시터만 사용한 경우와 같이 단락에 가까운 임피던스를 갖는다.

IV. 제작 및 측정 결과

실험에서 설계된 2.14GHz class AB 증폭기는 170 watts PEP(Peak Envelope Power) MRF7S21170 LDMOSFET을 사용하여 제작되었다. 그림 3에 논문에서 제안하는 class AB 증폭기에 대한 전체적인 회로도를 일반화하여 나타내었다.




그림 3. 제작된 Class AB 증폭기의 회로도

탄탈륨 캐패시터와 pF 크기의 캐패시터를 함께 부착한 Class AB 증폭기(i)의 메모리 효과 및 전력 손실 감소를 검증하기 위해 기존의 일반적인 class AB 증폭기(ii)와 탄탈륨 캐패시터만 부착하고 추가적인 전력 손실 감

소를 위한 회로가 없는 Class AB 증폭기(iii)를 비교하였다. 각 증폭기는 $V_{DD} = 27 \text{ V}$ 로 일정하고, I_{DSQ} 는 각 증폭기의 출력 전력 및 IMD의 좌우 비대칭을 고려하여 최적화시킨 바이어스를 인가하였다. (i)의 경우 $I_{DSQ} = 1.92 \text{ A}$, (ii)의 경우 $I_{DSQ} = 1.85 \text{ A}$, (iii)의 경우 $I_{DSQ} = 1.8 \text{ A}$ 이다.






그림 4. 제작된 3개의 증폭기의 이득 및 효율



(a)



(b)

그림 5. 전력 증폭기 2톤(1, 5, 10, 20 MHz)테스트 IMD3 특성.(a) IMD3 (b) IMD5

그림 4는 제작된 증폭기(i, ii, iii)에 대한 1톤 gain 및 효율 측정 결과이다. 각 증폭기는 gain이 대략 16 dB 정도이며, gain saturation을 통해 P_{1dB} 는 (i)의 경우 50 dBm, (ii)의 경우 50.8 dBm, (iii)의 경우 49.4 dBm임을 확인할 수 있었다. P_{1dB} 측정 결과를 통해 탄탈륨 캐패시터만 연결한 증폭기는 최대 출력 전력이 일반적인 증폭기에 비해 약 1.4 dB 감소하였지만, 본 논문에서 제안한 증폭기는 약 0.8 dB의 최대 전력이 감소한 것을 확인할 수 있다. 각 증폭기의 최대 전력에서 drain efficiency는 각각 47.1%, 41%, 45.3%였다.

그림 5는 각 증폭기에 대한 2톤 IMD3 및 IMD5 실험 결과이다. 톤 간격은 1 MHz, 5 MHz, 10 MHz, 20 MHz에 대해서 실험을 진행하였다. 일반적인 class AB 증폭기의 경우 톤 간격 20 MHz까지 IMD3 좌우 비대칭 정도가 6~22 dB까지 차이를 갖는 것을 확인할 수 있었다. 본 논문에서 제안한 탄탈륨 캐패시터와 pF 크기의 캐패시터를 함께 부착한 class AB 증폭기의 경우 톤 간격이 늘어남에 따라 IMD3 좌우 비대칭 정도의 차이가 1.3~1.86 dB였고, 탄탈륨 캐패시터만 부착한 class AB 증폭기의 경우는 1.3~3.32 dB 정도의 IMD3 좌우 비대칭 정도가 나타나는 것을 확인할 수 있었다.

V. 결론

기지국용 전력 증폭기의 $\lambda/4$ 바이어스 라인 앞 측, 소자의 gate, drain terminal에 탄탈륨 캐패시터를 이용하여 저주파 2차 하모닉의 임피던스를 광대역 단락으로 만들어 기지국 전력 증폭기의 광 대역화 제한 요소인 메모리 효과를 줄였다. 2 tone 실험을 통해 톤 간격 1 MHz에서부터 20 MHz까지 일반적인 class AB 증폭기가 최대 22 dB의 IMD3 좌우 비대칭성을 보이는 반면에 본 논문에서 제안하는 증폭기의 경우 최대 1.86 dB인 것을 확인하였다. 또한 탄탈륨 캐패시터와 pF 크기의 캐패시터를 함께 사용하여 기본 주파수 대역에서 메모리 효과 최소화 회로의 임피던스를 증가시켜 기존 최대 전력 정합 임피던스에 영향을 덜 미치게 하여 전력 손실을 최소화 하였으며, 탄탈륨 캐패시터만 사용한 증폭기와 비교할 때, 약 0.6 dB의 출력 전력의 증가를 볼 수 있었다.

ACKNOWLEDGEMENTS

This work was supported by the center for Broadband OFDM Mobile Access(BrOMA) at POSTECH through the ITRC program of the Korean MIC, supervised by IITA(IITA-2005-C1090-0502-0008) and in part by the Korean Ministry of Education under BK21 project.

참고 문헌

- [1] J. Cha, I. Kim, S. Hong, B. Kim, J. Lee, and H. Kim, "Memory Effect Minimization and Wide Instantaneous Bandwidth Operation of a Base Station Power Amplifier," accepted for publication in the *Microwave Journal*, 2006.
- [2] J. Vuolevi and T. Rahkonen, *Distortion in RF Power Amplifiers*, Artech House Inc., Norwood, MA, 2003.
- [3] J. Vuolevi, T. Rahkonen and J. MANNinen, "Measurement Technique for Characterizing Memory Effects in RF Power Amplifiers", *IEEE Trans. Microwave Theory & Tech*, Vol. 49, No. 8, pp. 1383 – 1389, August 2001.
- [4] A. Rabany, L. Nquyen, and D. Rice, "Memory effect reduction for LDMOS bias circuits," *Microwave J.*, vol. 46, no.2, pp. Feb. 2003.
- [5] 김장현, 차정현, 우영윤, 이재혁, 김범만, "고출력 전력 증폭기의 메모리 효과를 최소화하기 위한 바이어스 회로 최적화," 2004 춘계 마이크로 파 및 전파 학회 논문집, 2004년 5월, pp. 253-256.

